混合电压系统与板级总线逻辑电平转换
来源:用户上传
作者: 方虎生 芮挺 廖明 朱经纬 张志超
摘 要：本文分析了在混合电压系统中实现板级总线逻辑电平转换存在的问题，给出常用器件的工作电压、传输速度和驱动能力，详细分析了通过使用专用电压转换器件实现逻辑电平转换的方法，研究了混合电压系统的上电问题，最后通过实例展示了使用专用芯片实现逻辑电平转换的设计方法。
关键词：混合电压系统；板级总线；逻辑电平转换
1 引言
随着微电子、信息技术的发展，手持设备、便携设备得到广泛应用，这些设备共同的特点之一是采用电池供电，低功耗通常是系统设计的首要指标，硬件设计人员通过选用低电压供电的器件，利用降低数字电路的逻辑电平跳变幅度，降低系统对电源的消耗。此外，在芯片设计中，为了降低高集成度芯片的正常工作温度，提高器件的可靠性、延长使用寿命，芯片设计人员通常也采用降低芯片工作电压的方法达到技术要求。现在低电压供电的器件如ARM、DSP、FPGA、MSP430等电源下限已由2.7V降至2.2V、1.8V，0.9V供电，而通常为提高总线传输的噪声容限，总线的逻辑电平相对较高，在板级总线设计中通常采用5V电平标准。因此，5V与3.3V、2.7V、2.5V等不同的逻辑电平常常在板级总线传输电路中共存，正确处理混合电压系统总线电路的上电供电顺序、启动时序、电平转换、驱动能力、传输速率匹配等复杂问题，是确保系统可靠、稳定工作的关键因素之一。
2 混合电压系统中总线逻辑传递
使用不同电压供电的逻辑器件，在有些情况下可以直接互连。然而在大多数情况下需要采用逻辑电平转换技术实现连接。为了使数据能在接收器和发送器间正常转换，发送器的输出电平必须和接收器的输入电平容限兼容。即是保证，发送器发出低电平时的VOL小于等于接收器的VIL；发送器发出高电平时的VOH必须大于等于接收器的VIH（见图1）。在这种情况下，才能保证可靠的逻辑信号传递。
驱动电流和传输速度的兼容也是混合电压系统板级总线传输的重要指标。由于芯片制造工艺的差别，逻辑器件的驱动电流、传输速度差异较大。如在3.3V条件下，TI的AHC/T器件传输时延为13.5ns、驱动电流为-4/4mA，ALVT器件为2.4ns、驱动电流为-32/64mA，性能差别较大。同一种器件在不同供电条件下性能指标也有差异，如LV系列在5V供电时，传输时延为6.5ns、驱动电流为-16/16mA，而在3.3V供电时，传送时延为10ns、驱动电流为-8/8mA。表2列出了TI常用器件的传输时延、驱动电路的性能指标。
3 总线逻辑电平转换的方法
总线逻辑电平转换通常采用2种方法：分立元件、专用集成电路。
3.1 分立元件
分立元件通常只能实现单向逻辑电平转换。常用电阻分压、二极管降压、三极管隔离等分立元件组成的电路完成逻辑电平转换。在许多资料上都有相关论述，本文不做详细介绍。
3.2 专用集成电路
采用专用集成电路完成总线逻辑电平转换能够简化系统设计，并提高转换的可靠性。许多芯片公司都提供了专用的逻辑电平转换器件，如TI、MAXIM等。开漏输出的逻辑芯片，可以直接用来实现单向逻辑电平转换如74LVC07等芯片。双向逻辑转换较常用的有SN74LVC4245、SN74LVC164245、SN74LVCC3245A和SN74LVCC4245A。这些芯片采用供电隔离的方法，使用两路不同的电源供电，分别给2路输入输出端口提供与供电电压相应的两种不同的逻辑电平。这种器件能实现双向的3.3-V LVTTL/LVCMOS与5-V CMOS转换、2.5-V CMOS与5-V CMOS转换、2.5-V CMOS与3.3-V LVTTL/LVCMOS转换。
a）固定输出的总线收发器
SN74LVC4245A是双电源通道的8位总线收发器。端口A工作电压为5V，而端口B为3.3V。这种特性使器件能够实现3.3V―5V双向逻辑电平转换，完成总线数据传递。数据从总线A传输到总线B，或由总线B传输到总线A，方向控制端（DIR）的逻辑电平控制数据的传输方向。如果器件需要暂时与总线分离，可用通过控制输出使能端口（ ）使器件禁止输出。SN74ALVC164245是16位总线收发器，它的功能和使用与SN74LVC4245A相似。唯一不同的是SN74ALVC164245的VCCA被设定为3.3V而VCCB为5V，与SN74LVC4245A相反。VCCA是这两种器件的控制端，DIR（传输方向）和 （输出使能）由VCCA CMOS逻辑驱动。对于SN74LVC4245A，DIR和 由5-V CMOS电平控制，对于SN74LVC164245，DIR和 由3.3-V CMOS电平控制。
b）输出可配置的总线收发器
SN74LVCC3245A和SN74LVCC4245A是8位双电源可调输出电压的总线收发器，即总线B上的电平由VCCB控制。SN74LVCC3245A，VCCA工作电压在2.3V和3.6V间，而VCCB工作电压范围是从3V到5.5V之间。因此，器件可以实现双向3.3V到5V、2.5V到5V、2.5V到3.3V的逻辑电平转换。SN74LVCC4245A有些不同，其VCCA工作电压为5V，VCCB工作电压为3V到5V，该器件只能在3.3V到5V间转换。VCCA是这两种器件的控制端，控制输入电平由VCCA CMOS逻辑电平决定。SN74LVCC4245A的DIR和 由5-V CMOS逻辑驱动，而SN74LVCC3245A的DIR和 由3.3-V CMOS电平驱动。
4 混合电压系统上电问题
混合电压系统硬件设计的重点之一是针对系统上电的可靠设计。因为在上电时系统硬件逻辑处在不确定状态，不完善的设计极易造成振荡、大电流冲击、输入输出逻辑紊乱。在采用了逻辑电平转换技术的混合电压系统中，系统上电时极易产生不同供电电源间电流互串和总线负载过大。尤其在使用集成的逻辑电平转换芯片系统中，正确的上电控制可以避免电流过冲、总线竞争、振荡或由器件管脚偏压等引起的异常现象。通常在上电时要避免在控制端电压供电不稳的情况下，进行逻辑电平转换并驱动其他器件。以总线收发器SN74LVC4245A、SN74LVCC3245A器件为例，混合电压系统逻辑电平转换芯片正确的上电控制应当遵循以下原则，其他的逻辑电平转换器件可以以此为参考。 a）上电前保证器件可靠的接地。
b）先给器件的控制端上电（这两种器件是VCCA）。
c）在 控制脚，使用上拉电阻与VCCA连接，使 与VCCA保持同步变化。
d）根据数据传送的方向，控制DIR电平的高低。对于这两种器件，如果数据传送从A到B，则使DIR上拉电阻到VCCA，否则将DIR连接到地。
e）给另一侧电源供电端上电。
控制逻辑电平转换器件正确的上电顺序，能够得到正确的上电曲线，避免电路产生振荡、大电流冲击等问题。对于这2种器件，先给VCCA供电，然后给VCCB供电， 端使用1K的上拉电阻与VCCA相连，DIR接高电平或低电平，实验测试SN74LVC4245A和SN74LVCC3245A实际上电曲线见图3、图4：
分析上电曲线，器件在上电过程中，ICCA电流值没有出现振荡、较大的电流过冲（最大不超过10mA），因此按照规范要求，正确设计系统上电顺序，能够保证稳定可靠的混合电压系统逻辑电平转换。
5 采用总线逻辑电平转换器件的转换电路设计
图5是采用SN74LVC4245总线电平转换器件的电路设计，电路中MSP430F133为3.3V供电电压标准，为了给其他系统提供5V电压标准的总线，电路通过采用2片SN74LVC4245完成总线电平转换，其中DIR接地，信号转换方向从B传向A。B端口供电VCCB为3.3V，A端口供电VCCA为5V，通过在VCCB端并联100uF电容，使得VCCB上电后的电压提升速度滞后于VCCA，达到VCCA先供电的目的。受单片机控制，上电时 被上拉，总线输出被禁止，在电路稳定、程序正常运行后，将 拉低，确保总线处在正确的逻辑状态。
6 结论
随着手持设备、移动终端的广泛应用，降低系统功耗将是硬件设计的首要问题之一，选用工作电压较低的器件能够显著降低系统的功率消耗。目前，板级总线大多工作在5V供电的标准，因此，5V与3.3V、2.5V、1.8V或更低逻辑电平的混合电压系统将在板级总线电路中大量共存。合理设计电路和选用器件、保证正确的上电顺序能够避免电流过冲或可能对器件产生的损害，可以保证混合电压系统的长期工作的稳定性和可靠性。
[参考文献]
[1]Nadira Sultana and Chris Cockrill，Texas Instruments Voltage-Level-Translation Devices.Texas Instruments，2009.
[2]周鑫华.低压DSP与CPLD的混合电压系统设计.石油仪器，2008.4.
[3]Logic Selection Guide，Texas Instruments，2003.
[4]赵卫华.TMS320LF2407A在混合电压系统中的设计.电子技术应用，2004.
[5]王幸之，等，著，单片机应用系统电磁干扰与抗干扰技术.北京航空航天大学出版社，2006.
转载注明来源:https://www.xzbu.com/8/view-5320537.htm
